一、一句话说清
中国科学院半导体研究所吴江滨、谭平恒团队与香港大学汪涵团队合作，造出了一种只有几纳米厚的"记忆开关"：读取电压 0.5 伏时，开态与关态的电阻相差约一千九百万倍（1.9×10⁷）。这个数字比此前最好的同类器件高出至少四个数量级。论文 9 月 10 日发表在《科学》杂志上。
"一千九百万倍"的直观意义是：存储单元靠"电阻大、电阻小"来代表 0 和 1，倍数越大，电路分辨这两个状态就越轻松——读得更快、更省电、更不容易出错。而让电阻发生如此剧变的，只是几层原子之间大约一个埃米（0.1 纳米）的横向滑动。
二、他们是怎么做到的
铁电材料的特点是"极化"可以翻转，翻上去、翻下来，正好对应 1 和 0。传统做法是让离子在晶格里搬家，搬来搬去，氧空位就会迁移、缺陷不断堆积，材料写几次就"累了"。
几年前学界找到另一条路：二硫化钼的 3R 相、二硒化铼的 1T′ 相等二维材料，极化不靠离子搬家，而靠原子层整体滑动一点点——层与层从"AB 堆垛"滑成"BA 堆垛"，极化方向就反了。这种"滑移铁电"几乎没有疲劳，可以翻转上千亿次。
但它有个致命短板：极化太弱。氧化物铁电的剩余极化是 10~100 μC/cm² 量级，滑移铁电只有 0.1~0.3 μC/cm²，低了两三个数量级。这么弱的信号夹在两块金属电极之间，会被电极"屏蔽"掉，根本读不出来。过去不少人只好改用三端、四端结构，拿复杂度换信号。
这次突破口在电极和势垒上。他们搭了一个四层"三明治"：铬电极 / 六方氮化硼（h-BN）/ 五层 3R-MoS₂ / 单层石墨烯。
h-BN 是均匀且几乎不漏电的绝缘薄墙，充当隧穿势垒，保证开关干净；3R-MoS₂ 负责滑动、翻转极化，它产生的内建电势差会去"抬高或压低"这道墙的高度；单层石墨烯则是关键一招——它电子态密度低、屏蔽作用弱。换成金电极时，微弱极化被屏蔽，开关比只有约 100 倍；换成单层石墨烯，同一个器件跳到千万倍以上。
势垒高度与参与隧穿的电子数量被同时调制，产生了"杠杆放大"的效果，用团队自己的话叫"四两拨千斤"。
最终指标：0.5 伏下开关比 1.9×10⁷，开态电流密度 222 A/cm²，耐久性超过 10¹¹ 次，最短 13 纳秒完成一次写入或擦除，单比特开关能耗约 6.5 飞焦。团队还做了 8×8 阵列，64 个单元全部表现出稳定的双稳态。同一套设计搬到 1T′-ReS₂ 体系也能复现，说明这不是运气。
三、为什么重要
它解开了铁电隧穿结领域一个长期的两难：想要大读出差值，就得用极化强的材料，可这类材料写几次就疲劳；想要长寿命，就得用滑移铁电，可信号弱到读不出来。以往的论文往往只能"二选一"，这次第一次在同一个两端器件里同时拿到。
另一层意义藏在工艺里。滑移铁电靠的是层间弹性平移，不涉及离子迁移，理论上更抗疲劳；而器件只有几个原子层厚，天然适合塞进后道工艺（BEOL），也就是直接做在已有逻辑电路的上方。这对"存算一体"——把计算搬进存储阵列、减少数据来回搬运——是相当理想的形态。今天芯片最大的能耗浪费之一，恰恰就是数据在内存和处理器之间反复跑路。
四、对你的生活意味着什么
近期（三五年内）：别指望手机存储明年就换材料。64 个单元的阵列离商用量产芯片还差很远，晶圆级制备、良率、单元一致性、温度稳定性、外围读写电路的能耗，每一项都是关卡。论文清掉的是器件物理层面的障碍，不是制造层面的。
十年尺度：如果这条路走通，最有价值的场景是"端侧"——手机、笔记本、可穿戴设备上跑 AI 时，最耗电的往往不是算，而是把权重参数从存储搬进计算单元。一个开关能耗只有 6.5 飞焦、还能在原地直接算的存储阵列，意味着同样一块电池撑得更久，同样功耗能跑更大的模型。你手机里那句"离线可用"，将来可能就靠这类器件兜底。
五、一个值得玩味的细节
论文里那张 8×8 阵列的扫描电镜图，看着像一块规整的棋盘，但每个格子里真正干活的，是五层二硫化钼，总厚度大约三纳米。而人类祖先在泥板上记账、在甲骨上刻字，一个字符要占好几厘米。
从泥板、竹简、纸张，到磁芯、硬盘、闪存，再到今天把 0 和 1 写进几层原子的滑动里——文明的每一次跃迁，背后都是"记住一件事"的成本在下降。这也是"文明原点·100人工程"里那些刻字的人、记账的人、观测星空的人真正在做的事：为人类的记忆寻找更便宜的载体。而今天，这个载体小到了一个埃米。
❖